CASIA OpenIR  > 空天信息研究中心
Fault Injection Method and Voter Design for Dual Modual Redundancy FPGA Hardening
Zheng, Meisong; Wang, Zilong; Li, Lijian
2016-06
会议名称ICEIEC 2016
会议录名称IEEE International Conference on Election Information and Emergency Communication
会议日期2016-6-17
会议地点Beijing
摘要Hardware overhead and system reliability has always been in a dilemma in the world of FPGA designing. This paper provides a hardware overhead free dual modular redundancy (DMR) voter scheme using the abundant and unused carry chains in Xilinx FPGAs. And the experimental evaluation on MCNC benchmarks are carried on real FPGA and logic-simulation based fault injection method, respectively. Experimental results under the two methods are identical; hence validates the effectiveness of logic-simulation method and the DMR hardening scheme we have designed.   
关键词Fpga Fault Tolerance Fault Injection Redundancy
收录类别EI
文献类型会议论文
条目标识符http://ir.ia.ac.cn/handle/173211/11749
专题空天信息研究中心
通讯作者Li, Lijian
作者单位中国科学院自动化研究所
推荐引用方式
GB/T 7714
Zheng, Meisong,Wang, Zilong,Li, Lijian. Fault Injection Method and Voter Design for Dual Modual Redundancy FPGA Hardening[C],2016.
条目包含的文件 下载所有文件
文件名称/大小 文献类型 版本类型 开放类型 使用许可
Fault Injection Meth(194KB)会议论文 开放获取CC BY-NC-SA浏览 下载
个性服务
推荐该条目
保存到收藏夹
查看访问统计
导出为Endnote文件
谷歌学术
谷歌学术中相似的文章
[Zheng, Meisong]的文章
[Wang, Zilong]的文章
[Li, Lijian]的文章
百度学术
百度学术中相似的文章
[Zheng, Meisong]的文章
[Wang, Zilong]的文章
[Li, Lijian]的文章
必应学术
必应学术中相似的文章
[Zheng, Meisong]的文章
[Wang, Zilong]的文章
[Li, Lijian]的文章
相关权益政策
暂无数据
收藏/分享
文件名: Fault Injection Method and Voter Design for Dual Modual Redundancy FPGA Hardening.pdf
格式: Adobe PDF
所有评论 (0)
暂无评论
 

除非特别说明,本系统中所有内容都受版权保护,并保留所有权利。