数字信号处理器中高性能可重构加法器设计
马鸿; 李振伟; 彭思龙; MAHong; LIZhen-wei; PENGSi-long,
2009
发表期刊计算机工程,
卷号35(12)期号:12页码:1-4
摘要设计一款适用于高性能数字信号处理器的16位加法器。该加法器结合条件进位选择和条件"和"选择加法器的特点,支持可重构,可以进行2个16位数据或者4个8位数据的加法运算,同时对其进位链进行优化。相对于传统的条件进位选择加法器,在典型工作条件下,采用0.18μm工艺库标准单元,其延时降低46%,功耗降低5%
关键词条件进位选择加法器 / 条件“和”选择加法器 / 可重构加法器
文献类型期刊论文
条目标识符http://ir.ia.ac.cn/handle/173211/12924
专题智能制造技术与系统研究中心_多维数据分析
通讯作者马鸿
推荐引用方式
GB/T 7714
马鸿,李振伟,彭思龙,等. 数字信号处理器中高性能可重构加法器设计[J]. 计算机工程,,2009,35(12)(12):1-4.
APA 马鸿,李振伟,彭思龙,MAHong,LIZhen-wei,&PENGSi-long,.(2009).数字信号处理器中高性能可重构加法器设计.计算机工程,,35(12)(12),1-4.
MLA 马鸿,et al."数字信号处理器中高性能可重构加法器设计".计算机工程, 35(12).12(2009):1-4.
条目包含的文件
文件名称/大小 文献类型 版本类型 开放类型 使用许可
数字信号处理器中高性能可重构加法器设计_(1029KB)期刊论文作者接受稿暂不开放CC BY-NC-SA请求全文
个性服务
推荐该条目
保存到收藏夹
查看访问统计
导出为Endnote文件
谷歌学术
谷歌学术中相似的文章
[马鸿]的文章
[李振伟]的文章
[彭思龙]的文章
百度学术
百度学术中相似的文章
[马鸿]的文章
[李振伟]的文章
[彭思龙]的文章
必应学术
必应学术中相似的文章
[马鸿]的文章
[李振伟]的文章
[彭思龙]的文章
相关权益政策
暂无数据
收藏/分享
所有评论 (0)
暂无评论
 

除非特别说明,本系统中所有内容都受版权保护,并保留所有权利。