×
验证码:
换一张
忘记密码?
记住我
切换中国科技网通行证登录
×
切换中国科技网通行证登录
登录
中文版
|
English
国家专用集成电路设计工程技术研究中心知识库
登录
注册
ALL
ORCID
题名
作者
导师
学科领域
关键词
资助项目
文献类型
出处
会议名称
收录类别
出版者
发表日期
存缴日期
学科门类
学习讨论厅
图片搜索
粘贴图片网址
首页
研究单元&专题
作者
文献类型
知识图谱
新闻&公告
在结果中检索
研究单元&专题
国家专用集成电路设... [54]
作者
王东琳 [54]
谢少林 [25]
张志伟 [17]
刘子君 [14]
林啸 [8]
杨磊 [8]
更多...
文献类型
会议论文 [24]
专利 [20]
期刊论文 [10]
发表日期
2022 [1]
2021 [1]
2019 [4]
2018 [14]
2017 [8]
2016 [5]
更多...
语种
英语 [20]
出处
IEICE ELEC... [3]
17th IEEE/... [1]
2016 3rd I... [1]
IEEE TRANS... [1]
IEICE ELEX [1]
IEICE Elec... [1]
更多...
资助项目
收录类别
SCI [11]
EI [10]
ISTP [1]
导师
资助机构
Chinese Ac... [1]
Strategic ... [1]
×
知识图谱
CASIA OpenIR
>
国家专用集成电路设计工程技术研究中心
开始提交
已提交作品
待认领作品
已认领作品
未提交全文
收藏管理
QQ客服
官方微博
反馈留言
(本次检索基于用户作品认领结果)
浏览/检索结果:
共54条,第1-10条
帮助
限定条件
专题:国家专用集成电路设计工程技术研究中心
第一作者的第一单位
第一作者单位
通讯作者单位
作者:王东琳
第一作者
已选(
0
)
清除
条数/页:
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
排序方式:
请选择
期刊影响因子升序
期刊影响因子降序
WOS被引频次升序
WOS被引频次降序
作者升序
作者降序
题名升序
题名降序
发表日期升序
发表日期降序
提交时间升序
提交时间降序
Parallel LDPC Decoder Based on Low-Complexity Corrected Min Sum Algorithm
会议论文
, Suzhou, China, 2022-4-23
作者:
Sun, Yisong
;
Li, Huan
;
Zhang, Xinyu
;
Guo, Chen
;
Liu, Zijun
;
Wang, Donglin
Adobe PDF(370Kb)
  |  
收藏
  |  
浏览/下载:232/60
  |  
提交时间:2022/06/14
5G
LDPC decoder
LCC-MS
UCP
A 5G-Oriented LDPC Encoder Based on Byte-Parallel Configurable Cyclic Shift
会议论文
, Chongqing, China, 2021-6-5
作者:
Sun, Yisong
;
Li, Huan
;
Guo, Chen
;
Wang, Donglin
Adobe PDF(9208Kb)
  |  
收藏
  |  
浏览/下载:166/35
  |  
提交时间:2022/06/14
5G
LDPC encoder
BP-CCS
UCP
A reconfigurable computing architecture for 5G communication
期刊论文
Journal of Central South University, 2019, 期号: 0, 页码: 0
作者:
GUO Yang
;
LIU Zi-Jun
;
YANG Lei
;
LI Huan
;
WANG Dong-Lin
浏览
  |  
Adobe PDF(913Kb)
  |  
收藏
  |  
浏览/下载:420/128
  |  
提交时间:2019/07/11
5g
Instruction Set
Register File
Code Compression
Throughput
Power Consumption.
Accelerate Convolutional Neural Network with a customized VLIW DSP
会议论文
, 北京, 2018-10
作者:
Guo Peng
;
Ma Hong
;
Guo Ruoshan
;
Liu Zhuang
;
Li Pin
;
Wang Donglin
浏览
  |  
Adobe PDF(1173Kb)
  |  
收藏
  |  
浏览/下载:307/119
  |  
提交时间:2019/06/17
A High-Efficiency FPGA-Based Accelerator for Binarized Neural Network
期刊论文
Journal of Circuits, Systems, and Computers, 2019, 卷号: 28, 期号: 1, 页码: 1
作者:
Guo Peng
;
Ma Hong
;
Ruizhi Chen
;
Donglin Wang
浏览
  |  
Adobe PDF(1487Kb)
  |  
收藏
  |  
浏览/下载:302/134
  |  
提交时间:2019/06/17
Cnn
Bnn
Fpga
Accelerator
A Bypass-Based Low Latency Network-on-Chip Router
期刊论文
IEICE Electronics Express, 2019, 卷号: 16, 期号: 4, 页码: 1
作者:
Guo Peng
;
Qingbin Liu
;
Ruizhi Chen
;
Lei Yang
;
Donglin Wang
浏览
  |  
Adobe PDF(1881Kb)
  |  
收藏
  |  
浏览/下载:264/91
  |  
提交时间:2019/06/17
Network-on-chip
Router
Bypass
Low Latency
FBNA: A Fully Binarized Neural Network Accelerator
会议论文
, 爱尔兰都柏林, 2018-8
作者:
Guo Peng
;
Hong Ma
;
Ruizhi Chen
;
Pin Li
;
Shaolin Xie
;
Donglin Wang
浏览
  |  
Adobe PDF(824Kb)
  |  
收藏
  |  
浏览/下载:355/138
  |  
提交时间:2019/06/17
A Distributed Register File Architecture Based on Dynamic Scheduling for VLIW Machine
会议论文
, 北京, 2018-6
作者:
Yang Guo
;
Donglin Wang
;
Zijun Liu
;
Hongyu Meng
浏览
  |  
Adobe PDF(203Kb)
  |  
收藏
  |  
浏览/下载:292/119
  |  
提交时间:2019/05/10
Parallel Polar Encoding in 5G Communication
会议论文
, 巴西纳塔尔, 2018-6
作者:
Yang Guo
;
Shaolin Xie
;
Zijun Liu
;
Lei Yang
;
Donglin Wang
浏览
  |  
Adobe PDF(377Kb)
  |  
收藏
  |  
浏览/下载:325/111
  |  
提交时间:2019/05/10
A Design Space Exploration Method for on-Chip Memory System Based on Task Scheduling
会议论文
, Beijing,China, 2018,11.23-25
作者:
Hongyu,Meng
;
Pengfei.Ding
;
Mingxuan.Wang
;
Donglin.Wang
浏览
  |  
Adobe PDF(288Kb)
  |  
收藏
  |  
浏览/下载:279/100
  |  
提交时间:2019/05/06
Design Space Exploration
Multi-core Architecture
Memory System
Task Scheduling