| 集成电路提取系统 |
| 吴东升
|
| 1987-06-01
|
| 学位类型 | 工学硕士
|
| 中文摘要 | 本工作作为VLSI智能解剖分析系统的一 部分,作为版图验证系统的基础和核心,建立了 针对CMOS电路,从版图到电路的还原系统. 系统由电路连接表提取,逻辑连接表转换及 逻辑电路图绘制三个子系统相成.文中介绍并讨 论了目前国外在这个领域中的发展状况,并给 出了根据VLSI智能解剖分析系统的实际情况设 计及实现这三个子系统的算法. 电路连接表提取:包括晶体管元件的识别 及电路结构的提取.所有涉及版图运算的算法均 采用快速扫描算法,这使提取算法变得简单并 大大地提高了速度.文中还对电路连接一的用途 作了简要介绍. 逻辑连接表转换:将电路连接表在逻辑 等效不变的情况下转换为以逻辑门为基本单元的 连接表.本文提出并实现了一个数据驱动的专家 系统.实现并讨论了晶体管分类及逻辑门识别 的算法. 逻辑电路图绘别:用于实现逻辑连接表数 据的可视性.文中给出并实现电路输入输出 端识别.元器件的布局及常规算法,并对算法 进行了讨论. 系统对74HC158芯片进行的实验,结果完 全正确.逻辑电路图绘别也得到较好的效果. 实验表明,本系统对CMOS电路具有较好的通 用性及较快的速度.程序用FORTRAN77及LISP 语言编码,分别在IBM PC/AT及MV8000上得到实 现. |
| 语种 | 中文
|
| 文献类型 | 学位论文
|
| 条目标识符 | http://ir.ia.ac.cn/handle/173211/7352
|
| 专题 | 毕业生_硕士学位论文
|
推荐引用方式
GB/T 7714 |
吴东升. 集成电路提取系统[D]. 中国科学院自动化研究所. 中国科学院自动化研究所,1987.
|
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论