CASIA OpenIR

浏览/检索结果: 共11条,第1-10条 帮助

已选(0)清除 条数/页:   排序方式:
A reconfigurable computing architecture for 5G communication 期刊论文
Journal of Central South University, 2019, 期号: 0, 页码: 0
作者:  GUO Yang;  LIU Zi-Jun;  YANG Lei;  LI Huan;  WANG Dong-Lin
浏览  |  Adobe PDF(913Kb)  |  收藏  |  浏览/下载:421/128  |  提交时间:2019/07/11
5g  Instruction Set  Register File  Code Compression  Throughput  Power Consumption.  
面向 5G 通信数字信号处理器内核的高能效优化设计 学位论文
, 中国科学院大学自动化研究所: 中国科学院大学自动化研究所, 2019
作者:  郭阳
Adobe PDF(4064Kb)  |  收藏  |  浏览/下载:358/1  |  提交时间:2019/06/20
5g 通信  Polar 码  功能单元  寄存器文件  存储系统  
面向军事应用的数字信号处理器体系结构的研究与设计 学位论文
, 北京: 中国科学院大学, 2017
作者:  周沈刚
Adobe PDF(3637Kb)  |  收藏  |  浏览/下载:257/41  |  提交时间:2017/06/06
数字信号处理器  体系结构  程序控制器  乘累加器  抗辐照加固  
可定制嵌入式计算机加固技术研究 学位论文
, 北京: 中国科学院大学, 2016
作者:  郑美松
Adobe PDF(3036Kb)  |  收藏  |  浏览/下载:206/4  |  提交时间:2016/06/26
嵌入式系统  容错  可定制  单粒子翻转  
一种用于检测流水线数据相关的装置 专利
专利类型: 发明, 专利号: CN201310138912.0, 申请日期: 2013-04-19,
发明人:  王磊;  汪涛;  杨勇勇;  谢少林
Adobe PDF(1626Kb)  |  收藏  |  浏览/下载:209/25  |  提交时间:2016/04/07
一种改变数据序列顺序的装置 专利
专利类型: 发明, 专利号: CN201310138909.9, 申请日期: 2013-04-19,
发明人:  王东琳;  汪涛;  杨勇勇;  谢少林
Adobe PDF(2335Kb)  |  收藏  |  浏览/下载:174/18  |  提交时间:2016/04/07
多粒度并行存储系统与存储器 专利
专利类型: 发明, 专利号: CN201110460585.1, 申请日期: 2011-12-31, 公开日期: 2012-07-04
发明人:  王东琳;  谢少林;  薛晓军;  刘子君;  张志伟
Adobe PDF(701Kb)  |  收藏  |  浏览/下载:264/48  |  提交时间:2015/09/22
GPU中流多处理器设计技术 学位论文
, 中国科学院自动化研究所: 中国科学院大学, 2015
作者:  王骏也
Adobe PDF(2762Kb)  |  收藏  |  浏览/下载:237/0  |  提交时间:2015/09/02
Gpu  流多处理器  流水线  指令系统  仿真验证  Gpu  Streaming Multiprocessors  Pipelining  Instruction Set  Simulation  
基于资源优化利用的动态寄存器重命名算法 学位论文
, 中国科学院自动化研究所: 中国科学院研究生院, 2004
作者:  高淞
Adobe PDF(4941Kb)  |  收藏  |  浏览/下载:78/0  |  提交时间:2015/09/02
寄存器重命名  指令级并行  指令窗口  乱序执行  动态高度  Register Renaming  Instruction Level Parallelism  Instruction Window  Out-of-order Execution  Dynamic Scheduling  
微处理器高性能部件设计关键技术研究 学位论文
, 中国科学院自动化研究所: 中国科学院大学, 2015
作者:  肖偌舟
Adobe PDF(4134Kb)  |  收藏  |  浏览/下载:333/0  |  提交时间:2015/09/02
高性能部件  运算部件算法  模板抽取  晶体管级优化  高性能时钟网络  High Performance Components  Algorithms Of Arithmetical Cells  Template Extraction  Transistor Level Optimization  High Performance Clock Network