|
已选(0)清除
条数/页： 排序方式： |
| Ristretto: An Atomized Processing Architecture for Sparsity-Condensed Stream Flow in CNN 会议论文
, Westin Chicago, 2022-10
作者: Gang Li; Weixiang Xu ; Zhuoran Song; Naifeng Jing; Naifeng Jing; Xiaoyao Liang
 Adobe PDF(850Kb) |  收藏 | 浏览/下载：68/22 | 提交时间：2023/06/21 |
| Improving Extreme Low-bit Quantization with Soft Threshold 期刊论文
IEEE Transactions on Circuits and Systems for Video Technology, 2022, 页码: 1549 - 1563
作者: Xu WX(许伟翔); Wang PS(王培松); Cheng J(程健)
Adobe PDF(2414Kb) | 收藏 | 浏览/下载：71/25 | 提交时间：2023/06/20 |
| 基于定点量化和稀疏的神经网络加速与压缩 学位论文
, 2023
作者: 许伟翔
 Adobe PDF(3472Kb) | 收藏 | 浏览/下载：120/7 | 提交时间：2023/06/11
低比特量化 结构化剪枝 模型压缩 深度卷积神经网络 |
| 软硬件协同的高效DNN加速器研究 学位论文
, 中国科学院自动化研究所: 中国科学院自动化研究所, 2022
作者: 李繁荣
Adobe PDF(4190Kb) | 收藏 | 浏览/下载：226/9 | 提交时间：2022/06/14
DNN加速器 软硬件协同设计 体系结构 深度神经网络 |
| AI 资讯 2022年 第03期（总第95期） 其他
2022-03-22
作者: 张桂英
Adobe PDF(10495Kb) | 收藏 | 浏览/下载：222/46 | 提交时间：2022/03/22 |
| 深度卷积神经网络低比特加速软硬件协同设计研究 学位论文
, 中国科学院自动化研究所: 中国科学院自动化研究所, 2021
作者: 李钢
Adobe PDF(4391Kb) | 收藏 | 浏览/下载：190/5 | 提交时间：2022/02/10
深度神经网络 协同设计 低比特 加速器 人工智能芯片 |
| FSA: A Fine-Grained Systolic Accelerator for Sparse CNNs 期刊论文
IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, 2020, 卷号: 39, 期号: 11, 页码: 3589-3600
作者: Li, Fanrong; Li, Gang; Mo, Zitao; He, Xiangyu; Cheng, Jian
Adobe PDF(1906Kb) | 收藏 | 浏览/下载：310/56 | 提交时间：2021/01/06
Accelerator architecture convolutional neural networks (CNNs) sparsity |
| A Hardware Descriptive Approach to Beetle Antennae Search 期刊论文
IEEE ACCESS, 2020, 卷号: 8, 页码: 89059-89070
作者: Yue, Zongcheng; Li, Gang; Jiang, Xiangyuan; Li, Shuai; Cheng, Jian; Ren, Peng
收藏 | 浏览/下载：135/0 | 提交时间：2020/07/20
Field programmable gate arrays Hardware design languages Optimization Directive antennas Genetic algorithms Hardware FPGA beetle antennae search Verilog HDL optimization algorithm |
| A Bypass-Based Low Latency Network-on-Chip Router 期刊论文
IEICE Electronics Express, 2019, 卷号: 16, 期号: 4, 页码: 1
作者: Guo Peng; Qingbin Liu; Ruizhi Chen; Lei Yang; Donglin Wang
 浏览 | Adobe PDF(1881Kb) | 收藏 | 浏览/下载：272/92 | 提交时间：2019/06/17
Network-on-chip Router Bypass Low Latency |
| FBNA: A Fully Binarized Neural Network Accelerator 会议论文
, 爱尔兰都柏林, 2018-8
作者: Guo Peng; Hong Ma; Ruizhi Chen; Pin Li; Shaolin Xie; Donglin Wang
浏览 | Adobe PDF(824Kb) | 收藏 | 浏览/下载：366/139 | 提交时间：2019/06/17 |
