中文版 | English

在结果中检索

CASIA OpenIR

浏览/检索结果: 共8条，第1-8条 帮助

限定条件    
已选(0)清除 条数/页：   排序方式：
A 5G-Oriented LDPC Encoder Based on Byte-Parallel Configurable Cyclic Shift 会议论文
, Chongqing, China, 2021-6-5
作者:  Sun, Yisong;  Li, Huan;  Guo, Chen;  Wang, Donglin
Adobe PDF(9208Kb)  |  收藏  |  浏览/下载：181/35  |  提交时间：2022/06/14
5G  LDPC encoder  BP-CCS  UCP  
FSA: A Fine-Grained Systolic Accelerator for Sparse CNNs 期刊论文
IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, 2020, 卷号: 39, 期号: 11, 页码: 3589-3600
作者:  Li, Fanrong;  Li, Gang;  Mo, Zitao;  He, Xiangyu;  Cheng, Jian
Adobe PDF(1906Kb)  |  收藏  |  浏览/下载：313/56  |  提交时间：2021/01/06
Accelerator  architecture  convolutional neural networks (CNNs)  sparsity  
Traffic-Aware and Memory-Aware Task Scheduling on Multi-Core Chips 会议论文
, Beijing,China, 2018,11.23-25
作者:  Hongyu,Meng;  Yang,Guo;  Zijun.Liu;  Donglin.Wang
浏览  |  Adobe PDF(345Kb)  |  收藏  |  浏览/下载：291/96  |  提交时间：2019/05/06
Task Scheduling  Multi-core  Shared Memory  Traffic-aware  Memory-aware  
A Design Space Exploration Method for on-Chip Memory System Based on Task Scheduling 会议论文
, Beijing,China, 2018,11.23-25
作者:  Hongyu,Meng;  Pengfei.Ding;  Mingxuan.Wang;  Donglin.Wang
浏览  |  Adobe PDF(288Kb)  |  收藏  |  浏览/下载：281/100  |  提交时间：2019/05/06
Design Space Exploration  Multi-core Architecture  Memory System  Task Scheduling  
A high-throughput network on-chip in full-mesh architecture 期刊论文
IEICE ELEX, 2018, 卷号: 15, 期号: 17, 页码: 1-12
作者:  Hongyu,Meng;  Lei,Yang;  Zijun.Liu;  Donglin.Wang
浏览  |  Adobe PDF(2525Kb)  |  收藏  |  浏览/下载：285/103  |  提交时间：2019/05/06
Network On-chip  Full-mesh  High Connectivity  Multi-core  
Advanced Extensible Crossbar Protocol for Connecting Multi-Cores and Shared-Memory on Chip 会议论文
, Beijing,China, 2018,6.15-17
作者:  Hongyu,Meng;  Donglin,Wang;  Zijun,Liu;  Yang,Guo
浏览  |  Adobe PDF(318Kb)  |  收藏  |  浏览/下载：302/103  |  提交时间：2019/05/06
Interconnect  Crossbar  Multi-cores  Shared-memory  
Recent advances in efficient computation of deep convolutional neural networks 期刊论文
FRONTIERS OF INFORMATION TECHNOLOGY & ELECTRONIC ENGINEERING, 2018, 卷号: 19, 期号: 1, 页码: 64-77
作者:  Cheng, Jian;  Wang, Pei-song;  Li, Gang;  Hu, Qing-hao;  Lu, Han-qing
浏览  |  Adobe PDF(582Kb)  |  收藏  |  浏览/下载：399/97  |  提交时间：2018/05/05
Deep Neural Networks  Acceleration  Compression  Hardware Accelerator  
MaPU: A Novel Mathematical Computing Architecture 会议论文
http://hpca22.site.ac.upc.edu, Barcelona, Spain, March 12-16 2016
作者:  Donglin Wang;  Shaolin Xie;  Zhiwei Zhang;  Xueliang Du;  Lei Wang;  Zijun Liu;  shaolin.xie@ia.ac.cn
浏览  |  Adobe PDF(2051Kb)  |  收藏  |  浏览/下载：724/184  |  提交时间：2016/04/07
Computer Architecture  Vlsi  High Performance Computing