中文版 | English

在结果中检索

CASIA OpenIR

浏览/检索结果: 共13条，第1-10条 帮助

限定条件                
已选(0)清除 条数/页：   排序方式：
Parallel LDPC Decoder Based on Low-Complexity Corrected Min Sum Algorithm 会议论文
, Suzhou, China, 2022-4-23
作者:  Sun, Yisong;  Li, Huan;  Zhang, Xinyu;  Guo, Chen;  Liu, Zijun;  Wang, Donglin
Adobe PDF(370Kb)  |  收藏  |  浏览/下载：234/60  |  提交时间：2022/06/14
5G  LDPC decoder  LCC-MS  UCP  
A reconfigurable computing architecture for 5G communication 期刊论文
Journal of Central South University, 2019, 期号: 0, 页码: 0
作者:  GUO Yang;  LIU Zi-Jun;  YANG Lei;  LI Huan;  WANG Dong-Lin
浏览  |  Adobe PDF(913Kb)  |  收藏  |  浏览/下载：421/128  |  提交时间：2019/07/11
5g  Instruction Set  Register File  Code Compression  Throughput  Power Consumption.  
卷积神经网络高效计算关键技术研究 学位论文
, 中国科学院自动化研究所: 中国科学院大学, 2019
作者:  郭鹏
Adobe PDF(5436Kb)  |  收藏  |  浏览/下载：271/11  |  提交时间：2019/06/17
深度神经网络  卷积神经网络  二值网络  低比特量化  神经网络加速器  
A High-Efficiency FPGA-Based Accelerator for Binarized Neural Network 期刊论文
Journal of Circuits, Systems, and Computers, 2019, 卷号: 28, 期号: 1, 页码: 1
作者:  Guo Peng;  Ma Hong;  Ruizhi Chen;  Donglin Wang
浏览  |  Adobe PDF(1487Kb)  |  收藏  |  浏览/下载：303/134  |  提交时间：2019/06/17
Cnn  Bnn  Fpga  Accelerator  
A Bypass-Based Low Latency Network-on-Chip Router 期刊论文
IEICE Electronics Express, 2019, 卷号: 16, 期号: 4, 页码: 1
作者:  Guo Peng;  Qingbin Liu;  Ruizhi Chen;  Lei Yang;  Donglin Wang
浏览  |  Adobe PDF(1881Kb)  |  收藏  |  浏览/下载：265/91  |  提交时间：2019/06/17
Network-on-chip  Router  Bypass  Low Latency  
Traffic-Aware and Memory-Aware Task Scheduling on Multi-Core Chips 会议论文
, Beijing,China, 2018,11.23-25
作者:  Hongyu,Meng;  Yang,Guo;  Zijun.Liu;  Donglin.Wang
浏览  |  Adobe PDF(345Kb)  |  收藏  |  浏览/下载：283/96  |  提交时间：2019/05/06
Task Scheduling  Multi-core  Shared Memory  Traffic-aware  Memory-aware  
A Design Space Exploration Method for on-Chip Memory System Based on Task Scheduling 会议论文
, Beijing,China, 2018,11.23-25
作者:  Hongyu,Meng;  Pengfei.Ding;  Mingxuan.Wang;  Donglin.Wang
浏览  |  Adobe PDF(288Kb)  |  收藏  |  浏览/下载：279/100  |  提交时间：2019/05/06
Design Space Exploration  Multi-core Architecture  Memory System  Task Scheduling  
Accelerate Convolutional Neural Network with a customized VLIW DSP 会议论文
, 北京, 2018-10
作者:  Guo Peng;  Ma Hong;  Guo Ruoshan;  Liu Zhuang;  Li Pin;  Wang Donglin
Adobe PDF(1173Kb)  |  收藏  |  浏览/下载：308/119  |  提交时间：2019/06/17
FBNA: A Fully Binarized Neural Network Accelerator 会议论文
, 爱尔兰都柏林, 2018-8
作者:  Guo Peng;  Hong Ma;  Ruizhi Chen;  Pin Li;  Shaolin Xie;  Donglin Wang
浏览  |  Adobe PDF(824Kb)  |  收藏  |  浏览/下载：358/138  |  提交时间：2019/06/17
微处理器时钟网络设计的关键技术研究 学位论文
, 北京: 中国科学院大学, 2018
作者:  刘檬
Adobe PDF(20426Kb)  |  收藏  |  浏览/下载：148/13  |  提交时间：2019/01/08
计算机体系结构  集成电路设计  时钟网络