中文版 | English

在结果中检索

CASIA OpenIR

浏览/检索结果: 共4条，第1-4条 帮助

限定条件                
已选(0)清除 条数/页：   排序方式：
A high-throughput network on-chip in full-mesh architecture 期刊论文
IEICE ELEX, 2018, 卷号: 15, 期号: 17, 页码: 1-12
作者:  Hongyu,Meng;  Lei,Yang;  Zijun.Liu;  Donglin.Wang
浏览  |  Adobe PDF(2525Kb)  |  收藏  |  浏览/下载：276/102  |  提交时间：2019/05/06
Network On-chip  Full-mesh  High Connectivity  Multi-core  
Parallel Polar Encoding in 5G Communication 会议论文
, 巴西纳塔尔, 2018-6
作者:  Yang Guo;  Shaolin Xie;  Zijun Liu;  Lei Yang;  Donglin Wang
Adobe PDF(377Kb)  |  收藏  |  浏览/下载：325/111  |  提交时间：2019/05/10
微处理器时钟网络设计的关键技术研究 学位论文
, 北京: 中国科学院大学, 2018
作者:  刘檬
Adobe PDF(20426Kb)  |  收藏  |  浏览/下载：148/13  |  提交时间：2019/01/08
计算机体系结构  集成电路设计  时钟网络  
Path Delay Test generation Toward Activation of worst Case Coupling Effects 期刊论文
IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2011, 卷号: 19, 期号: 11, 页码: 1969-1982
作者:  minjin, zhang;  Huawei, Li;  Xiaowei,Li
Adobe PDF(345Kb)  |  收藏  |  浏览/下载：212/102  |  提交时间：2017/09/19
Crosstalk-induced Delay  Delay Testing  Path Delay Fault  Signal Integrity  Test Generation  Timing Analysis