×
验证码:
换一张
忘记密码?
记住我
切换中国科技网通行证登录
×
切换中国科技网通行证登录
登录
中文版
|
English
中国科学院自动化研究所机构知识库
Knowledge Commons of Institute of Automation,CAS
登录
注册
ALL
ORCID
题名
作者
导师
学科领域
关键词
资助项目
文献类型
出处
会议名称
收录类别
出版者
发表日期
存缴日期
学科门类
学习讨论厅
图片搜索
粘贴图片网址
首页
研究单元&专题
作者
文献类型
学科分类
知识图谱
新闻&公告
在结果中检索
研究单元&专题
国家专用集成电路设计... [9]
作者
王东琳 [7]
刘檬 [3]
杨磊 [2]
陈睿智 [2]
孟洪宇 [2]
孙文钦 [2]
更多...
文献类型
会议论文 [5]
期刊论文 [3]
学位论文 [1]
发表日期
2019 [2]
2018 [3]
2017 [2]
2016 [2]
语种
英语 [2]
中文 [1]
出处
17th IEEE/... [1]
IEICE ELEX [1]
IEICE Elec... [1]
Journal of... [1]
连续性会议录 [1]
资助项目
收录类别
EI [4]
SCI [3]
导师
王东琳 [1]
资助机构
×
知识图谱
CASIA OpenIR
开始提交
已提交作品
待认领作品
已认领作品
未提交全文
收藏管理
QQ客服
官方微博
反馈留言
浏览/检索结果:
共9条,第1-9条
帮助
限定条件
专题:国家专用集成电路设计工程技术研究中心
第一作者的第一单位
第一作者单位
通讯作者单位
已选(
0
)
清除
条数/页:
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
排序方式:
请选择
作者升序
作者降序
提交时间升序
提交时间降序
WOS被引频次升序
WOS被引频次降序
期刊影响因子升序
期刊影响因子降序
题名升序
题名降序
发表日期升序
发表日期降序
A High-Efficiency FPGA-Based Accelerator for Binarized Neural Network
期刊论文
Journal of Circuits, Systems, and Computers, 2019, 卷号: 28, 期号: 1, 页码: 1
作者:
Guo Peng
;
Ma Hong
;
Ruizhi Chen
;
Donglin Wang
浏览
  |  
Adobe PDF(1487Kb)
  |  
收藏
  |  
浏览/下载:294/132
  |  
提交时间:2019/06/17
Cnn
Bnn
Fpga
Accelerator
A Bypass-Based Low Latency Network-on-Chip Router
期刊论文
IEICE Electronics Express, 2019, 卷号: 16, 期号: 4, 页码: 1
作者:
Guo Peng
;
Qingbin Liu
;
Ruizhi Chen
;
Lei Yang
;
Donglin Wang
浏览
  |  
Adobe PDF(1881Kb)
  |  
收藏
  |  
浏览/下载:247/84
  |  
提交时间:2019/06/17
Network-on-chip
Router
Bypass
Low Latency
A high-throughput network on-chip in full-mesh architecture
期刊论文
IEICE ELEX, 2018, 卷号: 15, 期号: 17, 页码: 1-12
作者:
Hongyu,Meng
;
Lei,Yang
;
Zijun.Liu
;
Donglin.Wang
浏览
  |  
Adobe PDF(2525Kb)
  |  
收藏
  |  
浏览/下载:264/101
  |  
提交时间:2019/05/06
Network On-chip
Full-mesh
High Connectivity
Multi-core
Advanced Extensible Crossbar Protocol for Connecting Multi-Cores and Shared-Memory on Chip
会议论文
, Beijing,China, 2018,6.15-17
作者:
Hongyu,Meng
;
Donglin,Wang
;
Zijun,Liu
;
Yang,Guo
浏览
  |  
Adobe PDF(318Kb)
  |  
收藏
  |  
浏览/下载:280/96
  |  
提交时间:2019/05/06
Interconnect
Crossbar
Multi-cores
Shared-memory
微处理器时钟网络设计的关键技术研究
学位论文
, 北京: 中国科学院大学, 2018
作者:
刘檬
Adobe PDF(20426Kb)
  |  
收藏
  |  
浏览/下载:145/13
  |  
提交时间:2019/01/08
计算机体系结构
集成电路设计
时钟网络
无权访问的条目
会议论文
作者:
Meng Liu
;
Zhiwei Zhang
;
Wenqin Sun
;
Donglin Wang
Adobe PDF(246Kb)
  |  
收藏
  |  
浏览/下载:27/2
  |  
提交时间:2019/01/15
An automatic and practical flow for clock tree construction in physical design
会议论文
, Beijing, 26-28 Aug. 2016
作者:
Meng Liu
;
Wenqin Sun
;
Wuqi Wang
;
Zhiwei Zhang
;
Donglin Wang
Adobe PDF(825Kb)
  |  
收藏
  |  
浏览/下载:445/193
  |  
提交时间:2017/10/09
An Efficient and Effective Performance Estimation Method for DSE
会议论文
连续性会议录, 台湾新竹, 2016-04
作者:
Lin C(林忱)
Adobe PDF(433Kb)
  |  
收藏
  |  
浏览/下载:236/72
  |  
提交时间:2016/06/17
Optimal Many-to-Many Personalized Concurrent Communication in RapidIO-based Fat-trees
会议论文
17th IEEE/ACIS International Conference on Software Engineering, Artificial Intelligence, Networking, and Parallel/Distributed Computing (SNPD 2016), Shanghai,China, 2016.05.30-2016.06.01
作者:
Shu Lin
;
Hao,Jie
;
Song,Yafang
;
Li,Chengcheng
;
Wang,Donglin
;
Shu,Lin
浏览
  |  
Adobe PDF(775Kb)
  |  
收藏
  |  
浏览/下载:310/55
  |  
提交时间:2016/06/27
Many-to-many
Personalized
Rapidio
Fat-tree
Node-level
Congestion-avoidance