中文版 | English

在结果中检索

CASIA OpenIR

浏览/检索结果: 共6条，第1-6条 帮助

限定条件                
已选(0)清除 条数/页：   排序方式：
卷积神经网络高效计算关键技术研究 学位论文
, 中国科学院自动化研究所: 中国科学院大学, 2019
作者:  郭鹏
Adobe PDF(5436Kb)  |  收藏  |  浏览/下载：271/11  |  提交时间：2019/06/17
深度神经网络  卷积神经网络  二值网络  低比特量化  神经网络加速器  
A bypass-based low latency network-on-chip router 期刊论文
IEICE ELECTRONICS EXPRESS, 2019, 卷号: 16, 期号: 4, 页码: 12
作者:  Guo, Peng;  Liu, Qingbin;  Chen, Ruizhi;  Yang, Lei;  Wang, Donglin
收藏  |  浏览/下载：257/0  |  提交时间：2019/04/23
network-on-chip  router  bypass  low latency  
A Bypass-Based Low Latency Network-on-Chip Router 期刊论文
IEICE Electronics Express, 2019, 卷号: 16, 期号: 4, 页码: 1
作者:  Guo Peng;  Qingbin Liu;  Ruizhi Chen;  Lei Yang;  Donglin Wang
浏览  |  Adobe PDF(1881Kb)  |  收藏  |  浏览/下载：265/91  |  提交时间：2019/06/17
Network-on-chip  Router  Bypass  Low Latency  
A high-throughput network on-chip in full-mesh architecture 期刊论文
IEICE ELEX, 2018, 卷号: 15, 期号: 17, 页码: 1-12
作者:  Hongyu,Meng;  Lei,Yang;  Zijun.Liu;  Donglin.Wang
Adobe PDF(2525Kb)  |  收藏  |  浏览/下载：277/102  |  提交时间：2019/05/06
Network On-chip  Full-mesh  High Connectivity  Multi-core  
微处理器时钟网络设计的关键技术研究 学位论文
, 北京: 中国科学院大学, 2018
作者:  刘檬
Adobe PDF(20426Kb)  |  收藏  |  浏览/下载：148/13  |  提交时间：2019/01/08
计算机体系结构  集成电路设计  时钟网络  
无权访问的条目 会议论文
作者:  Meng Liu;  Zhiwei Zhang;  Wenqin Sun;  Donglin Wang
Adobe PDF(246Kb)  |  收藏  |  浏览/下载：27/2  |  提交时间：2019/01/15