中文版 | English

在结果中检索

CASIA OpenIR
（本次检索基于用户作品认领结果）

浏览/检索结果: 共3条，第1-3条 帮助

限定条件            
已选(0)清除 条数/页：   排序方式：
A bypass-based low latency network-on-chip router 期刊论文
IEICE ELECTRONICS EXPRESS, 2019, 卷号: 16, 期号: 4, 页码: 12
作者:  Guo, Peng;  Liu, Qingbin;  Chen, Ruizhi;  Yang, Lei;  Wang, Donglin
收藏  |  浏览/下载：258/0  |  提交时间：2019/04/23
network-on-chip  router  bypass  low latency  
A novel obstacle-aware multiple fan-out symmetrical clock tree synthesis 期刊论文
IEICE ELECTRONICS EXPRESS, 2017, 卷号: 14, 期号: 20
作者:  Liu, Meng;  Zhang, Zhiwei;  Sun, Wenqin;  Wang, Donglin
收藏  |  浏览/下载：204/0  |  提交时间：2018/10/10
Symmetrical Clock Tree  Multiple Fan-out  Matching Algorithm  Buffer Insertion  Obstacle-aware Placement And Routing  
Collection of charge in NMOS from single event effect 期刊论文
IEICE ELECTRONICS EXPRESS, 2016, 卷号: 13, 期号: 8, 页码: 1-8
作者:  Wang, Jingqiu;  Lin, Fujiang;  Wang, Donglin;  Song, Wenna;  Liu, Li;  Song, Qiwei;  Chen, Liang
Adobe PDF(2518Kb)  |  收藏  |  浏览/下载：275/59  |  提交时间：2016/09/30
Single Event Effect  Ultra Deep Sub-micron  Double Exponential Transient Current Model  Multi-dimensional