中文版 | English

在结果中检索

CASIA OpenIR

浏览/检索结果: 共11条，第1-10条 帮助

限定条件                
已选(0)清除 条数/页：   排序方式：
Traffic-Aware and Memory-Aware Task Scheduling on Multi-Core Chips 会议论文
, Beijing,China, 2018,11.23-25
作者:  Hongyu,Meng;  Yang,Guo;  Zijun.Liu;  Donglin.Wang
浏览  |  Adobe PDF(345Kb)  |  收藏  |  浏览/下载：281/95  |  提交时间：2019/05/06
Task Scheduling  Multi-core  Shared Memory  Traffic-aware  Memory-aware  
A Design Space Exploration Method for on-Chip Memory System Based on Task Scheduling 会议论文
, Beijing,China, 2018,11.23-25
作者:  Hongyu,Meng;  Pengfei.Ding;  Mingxuan.Wang;  Donglin.Wang
浏览  |  Adobe PDF(288Kb)  |  收藏  |  浏览/下载：278/100  |  提交时间：2019/05/06
Design Space Exploration  Multi-core Architecture  Memory System  Task Scheduling  
A high-throughput network on-chip in full-mesh architecture 期刊论文
IEICE ELEX, 2018, 卷号: 15, 期号: 17, 页码: 1-12
作者:  Hongyu,Meng;  Lei,Yang;  Zijun.Liu;  Donglin.Wang
浏览  |  Adobe PDF(2525Kb)  |  收藏  |  浏览/下载：276/102  |  提交时间：2019/05/06
Network On-chip  Full-mesh  High Connectivity  Multi-core  
A Distributed Register File Architecture Based on Dynamic Scheduling for VLIW Machine 会议论文
, 北京, 2018-6
作者:  Yang Guo;  Donglin Wang;  Zijun Liu;  Hongyu Meng
浏览  |  Adobe PDF(203Kb)  |  收藏  |  浏览/下载：292/119  |  提交时间：2019/05/10
Advanced Extensible Crossbar Protocol for Connecting Multi-Cores and Shared-Memory on Chip 会议论文
, Beijing,China, 2018,6.15-17
作者:  Hongyu,Meng;  Donglin,Wang;  Zijun,Liu;  Yang,Guo
浏览  |  Adobe PDF(318Kb)  |  收藏  |  浏览/下载：291/98  |  提交时间：2019/05/06
Interconnect  Crossbar  Multi-cores  Shared-memory  
Progress in a novel architecture for high performance processing 期刊论文
JAPANESE JOURNAL OF APPLIED PHYSICS, 2018, 卷号: 57, 期号: 4
作者:  Zhang, Zhiwei;  Liu, Meng;  Liu, Zijun;  Du, Xueliang;  Xie, Shaolin;  Ma, Hong;  Ding, Guangxin;  Ren, Weili;  Zhou, Fabiao;  Sun, Wenqin;  Wang, Huijuan;  Wang, Donglin
收藏  |  浏览/下载：281/0  |  提交时间：2018/10/10
无权访问的条目 会议论文
作者:  Meng Liu;  Zhiwei Zhang;  Wenqin Sun;  Donglin Wang
Adobe PDF(157Kb)  |  收藏  |  浏览/下载：37/1  |  提交时间：2019/01/15
A novel obstacle-aware multiple fan-out symmetrical clock tree synthesis 期刊论文
IEICE ELECTRONICS EXPRESS, 2017, 卷号: 14, 期号: 20
作者:  Liu, Meng;  Zhang, Zhiwei;  Sun, Wenqin;  Wang, Donglin
收藏  |  浏览/下载：204/0  |  提交时间：2018/10/10
Symmetrical Clock Tree  Multiple Fan-out  Matching Algorithm  Buffer Insertion  Obstacle-aware Placement And Routing  
无权访问的条目 会议论文
作者:  Meng Liu;  Zhiwei Zhang;  Wenqin Sun;  Donglin Wang
Adobe PDF(246Kb)  |  收藏  |  浏览/下载：27/2  |  提交时间：2019/01/15
An automatic and practical flow for clock tree construction in physical design 会议论文
, Beijing, 26-28 Aug. 2016
作者:  Meng Liu;  Wenqin Sun;  Wuqi Wang;  Zhiwei Zhang;  Donglin Wang
Adobe PDF(825Kb)  |  收藏  |  浏览/下载：453/196  |  提交时间：2017/10/09