| Fast wire segmenting algorithm considering layout density and signal integrity | |
Ma, Hong ; Ho, Chingyen, Peng, Silong; Ho, Chingyen
| |
| 发表期刊 | High Technology Letters
 |
| 2009 | |
| 卷号 | 15期号:4页码:416-422 |
| 关键词 | Candidate Location Buffer Insertion Layout Density Slew Noise |
| 收录类别 | EI |
| WOS记录号 | WOS:20100312648907 |
| 引用统计 | |
| 文献类型 | 期刊论文 |
| 条目标识符 | http://ir.ia.ac.cn/handle/173211/2888 |
| 专题 | 智能制造技术与系统研究中心_多维数据分析（彭思龙）-技术团队 |
| 通讯作者 | Ho, Chingyen |
| 推荐引用方式 GB/T 7714 | Ma, Hong,Ho, Chingyen, Peng, Silong,Ho, Chingyen. Fast wire segmenting algorithm considering layout density and signal integrity[J]. High Technology Letters,2009,15(4):416-422. |
| APA | Ma, Hong,Ho, Chingyen, Peng, Silong,&Ho, Chingyen.(2009).Fast wire segmenting algorithm considering layout density and signal integrity.High Technology Letters,15(4),416-422. |
| MLA | Ma, Hong,et al."Fast wire segmenting algorithm considering layout density and signal integrity".High Technology Letters 15.4(2009):416-422. |
| 条目包含的文件 | 条目无相关文件。 | |||||
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论