CASIA OpenIR  > 空天信息研究中心
A Fault Masking Dual Module Redundancy Method for FPGA
Zheng, Meisong; Wang, Zilong; Wang, Zilong; Li, Lijian
2016-05
会议名称CCECE 2016
会议录名称IEEE Canadian Conferance on Electrical and Computer Engineering
会议日期2016-5-15
会议地点Vancouver, Canada
摘要 ; In order to solve the problem of single-event upset (SEU) in static-random access memory (SRAM) based field-programmable gate arrays (FPGAs), a Fault Masking Dual Module Redundancy (FMDMR) structure is proposed in this paper. The FMDMR method make use of AND/OR logic as dual-module redundancy (DMR) voter. The AND/OR logic are built with unoccupied carry-chains in FPGA; hence no additional hardware overhead are brought about by the insertion of voters. Experiments on MCNC’91 benchmarks show that the FMDMR method can reduce 70% SEU faults on average, with a 2x hardware overhead. It balances between area and reliability, and fits for applications with no rigorous require for reliability. 
关键词Fpga Fault Tolerance Dual Modular Redundancy
收录类别EI
文献类型会议论文
条目标识符http://ir.ia.ac.cn/handle/173211/11747
专题空天信息研究中心
通讯作者Li, Lijian
作者单位中国科学院自动化研究所
推荐引用方式
GB/T 7714
Zheng, Meisong,Wang, Zilong,Wang, Zilong,et al. A Fault Masking Dual Module Redundancy Method for FPGA[C],2016.
条目包含的文件 下载所有文件
文件名称/大小 文献类型 版本类型 开放类型 使用许可
A Novel Dual Module (211KB)会议论文 开放获取CC BY-NC-SA浏览 下载
个性服务
推荐该条目
保存到收藏夹
查看访问统计
导出为Endnote文件
谷歌学术
谷歌学术中相似的文章
[Zheng, Meisong]的文章
[Wang, Zilong]的文章
[Wang, Zilong]的文章
百度学术
百度学术中相似的文章
[Zheng, Meisong]的文章
[Wang, Zilong]的文章
[Wang, Zilong]的文章
必应学术
必应学术中相似的文章
[Zheng, Meisong]的文章
[Wang, Zilong]的文章
[Wang, Zilong]的文章
相关权益政策
暂无数据
收藏/分享
文件名: A Novel Dual Module Redundancy Structure for FPGA Hardening .pdf
格式: Adobe PDF
所有评论 (0)
暂无评论
 

除非特别说明,本系统中所有内容都受版权保护,并保留所有权利。