中文版 | English

在结果中检索

CASIA OpenIR

浏览/检索结果: 共2条，第1-2条 帮助

限定条件                    
已选(0)清除 条数/页：   排序方式：
Traffic-Aware and Memory-Aware Task Scheduling on Multi-Core Chips 会议论文
, Beijing,China, 2018,11.23-25
作者:  Hongyu,Meng;  Yang,Guo;  Zijun.Liu;  Donglin.Wang
浏览  |  Adobe PDF(345Kb)  |  收藏  |  浏览/下载：292/96  |  提交时间：2019/05/06
Task Scheduling  Multi-core  Shared Memory  Traffic-aware  Memory-aware  
微处理器时钟网络设计的关键技术研究 学位论文
, 北京: 中国科学院大学, 2018
作者:  刘檬
Adobe PDF(20426Kb)  |  收藏  |  浏览/下载：151/13  |  提交时间：2019/01/08
计算机体系结构  集成电路设计  时钟网络