中文版 | English

在结果中检索

CASIA OpenIR

浏览/检索结果: 共6条，第1-6条 帮助

限定条件        
已选(0)清除 条数/页：   排序方式：
Fully Automatic Dual-Guidewire Segmentation for Coronary Bifurcation Lesion 会议论文
, Budapest, Hungary, 2019.07.14-19
作者:  Zhou, Yan-Jie;  Xie, Xiao-Liang;  Bian, Gui-Bin;  Hou, Zeng-Guang;  Wu, Yu-Dong;  Liu, Shi-Qi;  Zhou, Xiao-Hu;  Wang, Jia-Xing
Adobe PDF(2076Kb)  |  收藏  |  浏览/下载：220/49  |  提交时间：2022/06/14
Low Latency Spiking ConvNets with Restricted Output Training and False Spike Inhibition 会议论文
, 巴西里约热内卢, 2018-7
作者:  Chen RZ(陈睿智);  Ma H(马鸿);  Guo P(郭鹏);  Xie SL(谢少林);  Wang DL(王东琳)
浏览  |  Adobe PDF(11839Kb)  |  收藏  |  浏览/下载：253/83  |  提交时间：2019/05/06
Guidewire Tip Segmentation with Atrous Convolution 会议论文
, 美国夏威夷, 2018
作者:  Wu YD(吴玉东);  Xie XL(谢晓亮);  Bian GB(边桂斌);  Hou ZG(侯增广);  Liu SQ(刘市祺)
收藏  |  浏览/下载：213/0  |  提交时间：2019/05/05
A Self-Indexed Register File for Efficient Arithmetical Computing Hardware 会议论文
, UK, 2017-10
作者:  Lei Yang;  Shaolin Xie;  Zijun Liu;  Xueliang Du;  DongLin Wang
浏览  |  Adobe PDF(707Kb)  |  收藏  |  浏览/下载：313/74  |  提交时间：2018/05/07
Register File  Arithmetical Computing  Energy Efficient  
A reconfigurable ASIC-like image polyphase interpolation implementation method 会议论文
, ShenZhen, 2017-7
作者:  Lei Yang;  Ruoshan Guo;  Shaolin Xie;  Donglin Wang
浏览  |  Adobe PDF(210Kb)  |  收藏  |  浏览/下载：339/115  |  提交时间：2018/05/07
Image Interpolation  Acceleration  Reconfigurable Implementation  
MaPU: A Novel Mathematical Computing Architecture 会议论文
http://hpca22.site.ac.upc.edu, Barcelona, Spain, March 12-16 2016
作者:  Donglin Wang;  Shaolin Xie;  Zhiwei Zhang;  Xueliang Du;  Lei Wang;  Zijun Liu;  shaolin.xie@ia.ac.cn
浏览  |  Adobe PDF(2051Kb)  |  收藏  |  浏览/下载：747/190  |  提交时间：2016/04/07
Computer Architecture  Vlsi  High Performance Computing