已选(0)清除
条数/页: 排序方式: |
| 微处理器时钟网络设计的关键技术研究 学位论文 , 北京: 中国科学院大学, 2018 作者: 刘檬 Adobe PDF(20426Kb)  |  收藏  |  浏览/下载:154/13  |  提交时间:2019/01/08 计算机体系结构 集成电路设计 时钟网络 |
| 面向军事应用的数字信号处理器体系结构的研究与设计 学位论文 , 北京: 中国科学院大学, 2017 作者: 周沈刚 Adobe PDF(3637Kb)  |  收藏  |  浏览/下载:268/41  |  提交时间:2017/06/06 数字信号处理器 体系结构 程序控制器 乘累加器 抗辐照加固 |
| SoC设计中的低功耗策略 期刊论文 电子器件,, 2007, 卷号: 30(2), 期号: 2, 页码: 291-295 作者: 张富彬; HOChing-Yen; 彭思龙; ZHANGFu-bin; HOChing-Yen; PENGSi-long, Adobe PDF(200Kb)  |  收藏  |  浏览/下载:102/0  |  提交时间:2017/01/13 低功耗 / 片上系统 / 静态功耗 / 动态功耗 / 动态功耗管理 |
| 可定制嵌入式计算机加固技术研究 学位论文 , 北京: 中国科学院大学, 2016 作者: 郑美松 Adobe PDF(3036Kb)  |  收藏  |  浏览/下载:213/4  |  提交时间:2016/06/26 嵌入式系统 容错 可定制 单粒子翻转 |
| 万亿次MaPU SoC体系结构研究与设计 学位论文 , 北京: 中国科学院大学, 2016 作者: 林忱 Adobe PDF(3236Kb)  |  收藏  |  浏览/下载:172/19  |  提交时间:2016/06/17 请输入关键词 |
| 集成电路显微图像大面积缺陷修补技术研究 学位论文 , 中国科学院自动化研究所: 中国科学院大学, 2014 作者: 胡敏 Adobe PDF(5847Kb)  |  收藏  |  浏览/下载:161/0  |  提交时间:2015/09/02 集成电路 图像修补 薄板样条 病态条件问题 图像拼接 Integrated Circuit Image Inpainting Thin Plate Spline Ill-conditioned Problem Image Mosaics |
| 高性能数字信号处理器中动态电路设计的关键技术研究 学位论文 , 中国科学院自动化研究所: 中国科学院大学, 2015 作者: 林玻 Adobe PDF(3598Kb)  |  收藏  |  浏览/下载:703/0  |  提交时间:2015/09/02 动态电路 多米诺逻辑 高性能处理器 建库 单边化 电路综合 逻辑单元库 推泡法 Domino Logic Dynamic Circuits Algebraic Processor High Performance Design Flow Cell Library Synthesis Bubble Pushing |
| 微处理器高性能部件设计关键技术研究 学位论文 , 中国科学院自动化研究所: 中国科学院大学, 2015 作者: 肖偌舟 Adobe PDF(4134Kb)  |  收藏  |  浏览/下载:342/0  |  提交时间:2015/09/02 高性能部件 运算部件算法 模板抽取 晶体管级优化 高性能时钟网络 High Performance Components Algorithms Of Arithmetical Cells Template Extraction Transistor Level Optimization High Performance Clock Network |
| 基于SOI工艺抗辐照嵌入式SRAM关键技术研究 学位论文 , 中国科学院自动化研究所: 中国科学院大学, 2015 作者: 刘丽 Adobe PDF(4039Kb)  |  收藏  |  浏览/下载:304/0  |  提交时间:2015/09/02 绝缘体上硅 Kfz加固 单粒子翻转 静态随机存储器 Silcon-on-insulator(Soi) Radiation Hardness Sigle Event Upset(Seu) Static Random Access Memory(Sram) |
| 集成电路后端设计优化关键技术研究 学位论文 , 中国科学院自动化研究所: 中国科学院研究生院, 2009 作者: 路卢 Adobe PDF(5339Kb)  |  收藏  |  浏览/下载:214/0  |  提交时间:2015/09/02 电路 版图 标准单元 互连线 结构化asic 特征化 逻辑效力 流程 优化 Circuit Layout Standard Cell Interconnect Structured Asic Characterize Logical Effort Flow Optimization |