CASIA OpenIR
(本次检索基于用户作品认领结果)

浏览/检索结果: 共6条,第1-6条 帮助

限定条件            
已选(0)清除 条数/页:   排序方式:
Accelerate Convolutional Neural Network with a customized VLIW DSP 会议论文
, 北京, 2018-10
作者:  Guo Peng;  Ma Hong;  Guo Ruoshan;  Liu Zhuang;  Li Pin;  Wang Donglin
Adobe PDF(1173Kb)  |  收藏  |  浏览/下载:336/126  |  提交时间:2019/06/17
FBNA: A Fully Binarized Neural Network Accelerator 会议论文
, 爱尔兰都柏林, 2018-8
作者:  Guo Peng;  Hong Ma;  Ruizhi Chen;  Pin Li;  Shaolin Xie;  Donglin Wang
Adobe PDF(824Kb)  |  收藏  |  浏览/下载:388/146  |  提交时间:2019/06/17
Parallel Polar Encoding in 5G Communication 会议论文
, 巴西纳塔尔, 2018-6
作者:  Yang Guo;  Shaolin Xie;  Zijun Liu;  Lei Yang;  Donglin Wang
Adobe PDF(377Kb)  |  收藏  |  浏览/下载:342/116  |  提交时间:2019/05/10
Traffic-Aware and Memory-Aware Task Scheduling on Multi-Core Chips 会议论文
, Beijing,China, 2018,11.23-25
作者:  Hongyu,Meng;  Yang,Guo;  Zijun.Liu;  Donglin.Wang
Adobe PDF(345Kb)  |  收藏  |  浏览/下载:303/98  |  提交时间:2019/05/06
Task Scheduling  Multi-core  Shared Memory  Traffic-aware  Memory-aware  
A high-throughput network on-chip in full-mesh architecture 期刊论文
IEICE ELEX, 2018, 卷号: 15, 期号: 17, 页码: 1-12
作者:  Hongyu,Meng;  Lei,Yang;  Zijun.Liu;  Donglin.Wang
Adobe PDF(2525Kb)  |  收藏  |  浏览/下载:296/104  |  提交时间:2019/05/06
Network On-chip  Full-mesh  High Connectivity  Multi-core  
Advanced Extensible Crossbar Protocol for Connecting Multi-Cores and Shared-Memory on Chip 会议论文
, Beijing,China, 2018,6.15-17
作者:  Hongyu,Meng;  Donglin,Wang;  Zijun,Liu;  Yang,Guo
Adobe PDF(318Kb)  |  收藏  |  浏览/下载:320/109  |  提交时间:2019/05/06
Interconnect  Crossbar  Multi-cores  Shared-memory