中文版 | English

在结果中检索

CASIA OpenIR

浏览/检索结果: 共6条，第1-6条 帮助

限定条件                    
已选(0)清除 条数/页：   排序方式：
4-port digital isolator based on on-chip transformer 期刊论文
Journal of Semiconductors, 2018, 卷号: 39, 期号: 11, 页码: 115003-1-115003-4
作者:  Feng Zhang;  Ting Zhao;  Chunyu Ma;  Dongfang Pan
浏览  |  Adobe PDF(703Kb)  |  收藏  |  浏览/下载：289/93  |  提交时间：2019/10/08
Optocoupler  4-port  Digital Isolator  On-chip Transformer  
Accelerate Convolutional Neural Network with a customized VLIW DSP 会议论文
, 北京, 2018-10
作者:  Guo Peng;  Ma Hong;  Guo Ruoshan;  Liu Zhuang;  Li Pin;  Wang Donglin
浏览  |  Adobe PDF(1173Kb)  |  收藏  |  浏览/下载：365/135  |  提交时间：2019/06/17
A Distributed Register File Architecture Based on Dynamic Scheduling for VLIW Machine 会议论文
, 北京, 2018-6
作者:  Yang Guo;  Donglin Wang;  Zijun Liu;  Hongyu Meng
浏览  |  Adobe PDF(203Kb)  |  收藏  |  浏览/下载：340/133  |  提交时间：2019/05/10
A Design Space Exploration Method for on-Chip Memory System Based on Task Scheduling 会议论文
, Beijing,China, 2018,11.23-25
作者:  Hongyu,Meng;  Pengfei.Ding;  Mingxuan.Wang;  Donglin.Wang
Adobe PDF(288Kb)  |  收藏  |  浏览/下载：312/109  |  提交时间：2019/05/06
Design Space Exploration  Multi-core Architecture  Memory System  Task Scheduling  
Traffic-Aware and Memory-Aware Task Scheduling on Multi-Core Chips 会议论文
, Beijing,China, 2018,11.23-25
作者:  Hongyu,Meng;  Yang,Guo;  Zijun.Liu;  Donglin.Wang
Adobe PDF(345Kb)  |  收藏  |  浏览/下载：327/105  |  提交时间：2019/05/06
Task Scheduling  Multi-core  Shared Memory  Traffic-aware  Memory-aware  
微处理器时钟网络设计的关键技术研究 学位论文
, 北京: 中国科学院大学, 2018
作者:  刘檬
Adobe PDF(20426Kb)  |  收藏  |  浏览/下载：172/13  |  提交时间：2019/01/08
计算机体系结构  集成电路设计  时钟网络