中文版 | English

在结果中检索

CASIA OpenIR
（本次检索基于用户作品认领结果）

浏览/检索结果: 共16条，第1-10条 帮助

限定条件        
已选(0)清除 条数/页：   排序方式：
A 5G-Oriented LDPC Encoder Based on Byte-Parallel Configurable Cyclic Shift 会议论文
, Chongqing, China, 2021-6-5
作者:  Sun, Yisong;  Li, Huan;  Guo, Chen;  Wang, Donglin
Adobe PDF(9208Kb)  |  收藏  |  浏览/下载：217/41  |  提交时间：2022/06/14
5G  LDPC encoder  BP-CCS  UCP  
A reconfigurable computing architecture for 5G communication 期刊论文
Journal of Central South University, 2019, 期号: 0, 页码: 0
作者:  GUO Yang;  LIU Zi-Jun;  YANG Lei;  LI Huan;  WANG Dong-Lin
浏览  |  Adobe PDF(913Kb)  |  收藏  |  浏览/下载：478/144  |  提交时间：2019/07/11
5g  Instruction Set  Register File  Code Compression  Throughput  Power Consumption.  
A Bypass-Based Low Latency Network-on-Chip Router 期刊论文
IEICE Electronics Express, 2019, 卷号: 16, 期号: 4, 页码: 1
作者:  Guo Peng;  Qingbin Liu;  Ruizhi Chen;  Lei Yang;  Donglin Wang
浏览  |  Adobe PDF(1881Kb)  |  收藏  |  浏览/下载：318/102  |  提交时间：2019/06/17
Network-on-chip  Router  Bypass  Low Latency  
Parallel Polar Encoding in 5G Communication 会议论文
, 巴西纳塔尔, 2018-6
作者:  Yang Guo;  Shaolin Xie;  Zijun Liu;  Lei Yang;  Donglin Wang
浏览  |  Adobe PDF(377Kb)  |  收藏  |  浏览/下载：366/123  |  提交时间：2019/05/10
A reconfigurable high-performance multiplier based on multi-granularity design and parallel acceleration 会议论文
, 中国科技会堂, 2017-11
作者:  Feng Jing;  Zijun Liu;  Xiaojun Ma;  Guo Yang;  Guo Peng;  Donglin Wang
浏览  |  Adobe PDF(576Kb)  |  收藏  |  浏览/下载：545/211  |  提交时间：2018/05/31
Compression  High Speed  Multi-granularity  Parallel  Power Efficient  Reuse  Reconfigurable  
A Self-Indexed Register File for Efficient Arithmetical Computing Hardware 会议论文
, UK, 2017-10
作者:  Lei Yang;  Shaolin Xie;  Zijun Liu;  Xueliang Du;  DongLin Wang
浏览  |  Adobe PDF(707Kb)  |  收藏  |  浏览/下载：341/78  |  提交时间：2018/05/07
Register File  Arithmetical Computing  Energy Efficient  
An approach to build cycle accurate full system VLIW simulation platform 期刊论文
SIMULATION MODELLING PRACTICE AND THEORY, 2016, 卷号: 67, 期号: 2016, 页码: 14-28
作者:  Yang, Lei;  Wang, Lei;  Zhang, Xing;  Wang, DongLin
浏览  |  Adobe PDF(2567Kb)  |  收藏  |  浏览/下载：428/142  |  提交时间：2016/12/26
Vliw Simulation  Cycle Accurate  Heterogeneous Computing  
Parallel Implementation of Arbitrary-Sized Discrete Fourier Transform on FPGA 会议论文
2016 3rd International Conference on Advanced Computing and Communication Systems (ICACCS -2016), Coimbatore, INDIA, 2016.01.22-2016.01.23
作者:  Shu Lin;  Hao,Jie;  Li,Chengcheng;  Feng,Hui;  Wang,Donglin;  Shu,Lin
浏览  |  Adobe PDF(368Kb)  |  收藏  |  浏览/下载：386/102  |  提交时间：2016/06/27
Dft  Arbitrary-sized  Parallel  Fpga  
一种改变数据序列顺序的装置 专利
专利类型: 发明, 专利号: CN201310138909.9, 申请日期: 2013-04-19,
发明人:  王东琳;  汪涛;  杨勇勇;  谢少林
Adobe PDF(2335Kb)  |  收藏  |  浏览/下载：212/22  |  提交时间：2016/04/07
一种单一内外交织结构的可变尺寸块状FFT运算装置 专利
专利号: CN201110436062.3, 申请日期: 2011-12-22,
发明人:  王东琳;  蒿杰;  谢少林
Adobe PDF(973Kb)  |  收藏  |  浏览/下载：151/24  |  提交时间：2016/04/07