已选(0)清除
条数/页: 排序方式: |
| A reconfigurable computing architecture for 5G communication 期刊论文 Journal of Central South University, 2019, 期号: 0, 页码: 0 作者: GUO Yang; LIU Zi-Jun; YANG Lei; LI Huan; WANG Dong-Lin 浏览  |  Adobe PDF(913Kb)  |  收藏  |  浏览/下载:449/137  |  提交时间:2019/07/11 5g Instruction Set Register File Code Compression Throughput Power Consumption. |
| A High-Efficiency FPGA-Based Accelerator for Binarized Neural Network 期刊论文 Journal of Circuits, Systems, and Computers, 2019, 卷号: 28, 期号: 1, 页码: 1 作者: Guo Peng; Ma Hong; Ruizhi Chen; Donglin Wang 浏览  |  Adobe PDF(1487Kb)  |  收藏  |  浏览/下载:308/135  |  提交时间:2019/06/17 Cnn Bnn Fpga Accelerator |
| A Bypass-Based Low Latency Network-on-Chip Router 期刊论文 IEICE Electronics Express, 2019, 卷号: 16, 期号: 4, 页码: 1 作者: Guo Peng; Qingbin Liu; Ruizhi Chen; Lei Yang; Donglin Wang 浏览  |  Adobe PDF(1881Kb)  |  收藏  |  浏览/下载:282/94  |  提交时间:2019/06/17 Network-on-chip Router Bypass Low Latency |
| FBNA: A Fully Binarized Neural Network Accelerator 会议论文 , 爱尔兰都柏林, 2018-8 作者: Guo Peng; Hong Ma; Ruizhi Chen; Pin Li; Shaolin Xie; Donglin Wang 浏览  |  Adobe PDF(824Kb)  |  收藏  |  浏览/下载:377/142  |  提交时间:2019/06/17 |
| 卷积神经网络高效计算关键技术研究 学位论文 , 中国科学院自动化研究所: 中国科学院大学, 2019 作者: 郭鹏 Adobe PDF(5436Kb)  |  收藏  |  浏览/下载:279/11  |  提交时间:2019/06/17 深度神经网络 卷积神经网络 二值网络 低比特量化 神经网络加速器 |
| A Distributed Register File Architecture Based on Dynamic Scheduling for VLIW Machine 会议论文 , 北京, 2018-6 作者: Yang Guo; Donglin Wang; Zijun Liu; Hongyu Meng 浏览  |  Adobe PDF(203Kb)  |  收藏  |  浏览/下载:307/123  |  提交时间:2019/05/10 |
| A high-throughput network on-chip in full-mesh architecture 期刊论文 IEICE ELEX, 2018, 卷号: 15, 期号: 17, 页码: 1-12 作者: Hongyu,Meng; Lei,Yang; Zijun.Liu; Donglin.Wang 浏览  |  Adobe PDF(2525Kb)  |  收藏  |  浏览/下载:292/103  |  提交时间:2019/05/06 Network On-chip Full-mesh High Connectivity Multi-core |
| Advanced Extensible Crossbar Protocol for Connecting Multi-Cores and Shared-Memory on Chip 会议论文 , Beijing,China, 2018,6.15-17 作者: Hongyu,Meng; Donglin,Wang; Zijun,Liu; Yang,Guo Adobe PDF(318Kb)  |  收藏  |  浏览/下载:311/107  |  提交时间:2019/05/06 Interconnect Crossbar Multi-cores Shared-memory |
| 无权访问的条目 会议论文 作者: Meng Liu; Zhiwei Zhang; Wenqin Sun; Donglin Wang Adobe PDF(246Kb)  |  收藏  |  浏览/下载:27/2  |  提交时间:2019/01/15 |
| 微处理器时钟网络设计的关键技术研究 学位论文 , 北京: 中国科学院大学, 2018 作者: 刘檬 Adobe PDF(20426Kb)  |  收藏  |  浏览/下载:152/13  |  提交时间:2019/01/08 计算机体系结构 集成电路设计 时钟网络 |