中文版 | English

在结果中检索

CASIA OpenIR
（本次检索基于用户作品认领结果）

浏览/检索结果: 共4条，第1-4条 帮助

限定条件            
已选(0)清除 条数/页：   排序方式：
A Distributed Register File Architecture Based on Dynamic Scheduling for VLIW Machine 会议论文
, 北京, 2018-6
作者:  Yang Guo;  Donglin Wang;  Zijun Liu;  Hongyu Meng
浏览  |  Adobe PDF(203Kb)  |  收藏  |  浏览/下载：305/122  |  提交时间：2019/05/10
Traffic-Aware and Memory-Aware Task Scheduling on Multi-Core Chips 会议论文
, Beijing,China, 2018,11.23-25
作者:  Hongyu,Meng;  Yang,Guo;  Zijun.Liu;  Donglin.Wang
浏览  |  Adobe PDF(345Kb)  |  收藏  |  浏览/下载：295/96  |  提交时间：2019/05/06
Task Scheduling  Multi-core  Shared Memory  Traffic-aware  Memory-aware  
Advanced Extensible Crossbar Protocol for Connecting Multi-Cores and Shared-Memory on Chip 会议论文
, Beijing,China, 2018,6.15-17
作者:  Hongyu,Meng;  Donglin,Wang;  Zijun,Liu;  Yang,Guo
Adobe PDF(318Kb)  |  收藏  |  浏览/下载：310/106  |  提交时间：2019/05/06
Interconnect  Crossbar  Multi-cores  Shared-memory  
多模式地址产生装置 专利
专利类型: 发明, 专利号: CN201310139305.6, 申请日期: 2013-04-19, 公开日期: 2013-07-24
发明人:  王磊;  杨勇勇;  刘子君;  张星;  朱梦晨;  王东琳
收藏  |  浏览/下载：144/0  |  提交时间：2015/09/22