中文版 | English

在结果中检索

CASIA OpenIR
（本次检索基于用户作品认领结果）

浏览/检索结果: 共11条，第1-10条 帮助

限定条件        
已选(0)清除 条数/页：   排序方式：
A reconfigurable computing architecture for 5G communication 期刊论文
Journal of Central South University, 2019, 期号: 0, 页码: 0
作者:  GUO Yang;  LIU Zi-Jun;  YANG Lei;  LI Huan;  WANG Dong-Lin
Adobe PDF(913Kb)  |  收藏  |  浏览/下载：449/137  |  提交时间：2019/07/11
5g  Instruction Set  Register File  Code Compression  Throughput  Power Consumption.  
A High-Efficiency FPGA-Based Accelerator for Binarized Neural Network 期刊论文
Journal of Circuits, Systems, and Computers, 2019, 卷号: 28, 期号: 1, 页码: 1
作者:  Guo Peng;  Ma Hong;  Ruizhi Chen;  Donglin Wang
浏览  |  Adobe PDF(1487Kb)  |  收藏  |  浏览/下载：309/135  |  提交时间：2019/06/17
Cnn  Bnn  Fpga  Accelerator  
A Bypass-Based Low Latency Network-on-Chip Router 期刊论文
IEICE Electronics Express, 2019, 卷号: 16, 期号: 4, 页码: 1
作者:  Guo Peng;  Qingbin Liu;  Ruizhi Chen;  Lei Yang;  Donglin Wang
浏览  |  Adobe PDF(1881Kb)  |  收藏  |  浏览/下载：282/94  |  提交时间：2019/06/17
Network-on-chip  Router  Bypass  Low Latency  
FBNA: A Fully Binarized Neural Network Accelerator 会议论文
, 爱尔兰都柏林, 2018-8
作者:  Guo Peng;  Hong Ma;  Ruizhi Chen;  Pin Li;  Shaolin Xie;  Donglin Wang
Adobe PDF(824Kb)  |  收藏  |  浏览/下载：377/142  |  提交时间：2019/06/17
A Distributed Register File Architecture Based on Dynamic Scheduling for VLIW Machine 会议论文
, 北京, 2018-6
作者:  Yang Guo;  Donglin Wang;  Zijun Liu;  Hongyu Meng
浏览  |  Adobe PDF(203Kb)  |  收藏  |  浏览/下载：307/123  |  提交时间：2019/05/10
A high-throughput network on-chip in full-mesh architecture 期刊论文
IEICE ELEX, 2018, 卷号: 15, 期号: 17, 页码: 1-12
作者:  Hongyu,Meng;  Lei,Yang;  Zijun.Liu;  Donglin.Wang
浏览  |  Adobe PDF(2525Kb)  |  收藏  |  浏览/下载：292/103  |  提交时间：2019/05/06
Network On-chip  Full-mesh  High Connectivity  Multi-core  
Advanced Extensible Crossbar Protocol for Connecting Multi-Cores and Shared-Memory on Chip 会议论文
, Beijing,China, 2018,6.15-17
作者:  Hongyu,Meng;  Donglin,Wang;  Zijun,Liu;  Yang,Guo
浏览  |  Adobe PDF(318Kb)  |  收藏  |  浏览/下载：311/107  |  提交时间：2019/05/06
Interconnect  Crossbar  Multi-cores  Shared-memory  
无权访问的条目 会议论文
作者:  Meng Liu;  Zhiwei Zhang;  Wenqin Sun;  Donglin Wang
Adobe PDF(246Kb)  |  收藏  |  浏览/下载：27/2  |  提交时间：2019/01/15
An automatic and practical flow for clock tree construction in physical design 会议论文
, Beijing, 26-28 Aug. 2016
作者:  Meng Liu;  Wenqin Sun;  Wuqi Wang;  Zhiwei Zhang;  Donglin Wang
Adobe PDF(825Kb)  |  收藏  |  浏览/下载：469/200  |  提交时间：2017/10/09
An approach to build cycle accurate full system VLIW simulation platform 期刊论文
SIMULATION MODELLING PRACTICE AND THEORY, 2016, 卷号: 67, 期号: 2016, 页码: 14-28
作者:  Yang, Lei;  Wang, Lei;  Zhang, Xing;  Wang, DongLin
浏览  |  Adobe PDF(2567Kb)  |  收藏  |  浏览/下载：389/134  |  提交时间：2016/12/26
Vliw Simulation  Cycle Accurate  Heterogeneous Computing