中文版 | English

在结果中检索

CASIA OpenIR

浏览/检索结果: 共18条，第1-10条 帮助

限定条件                
已选(0)清除 条数/页：   排序方式：
Parallel LDPC Decoder Based on Low-Complexity Corrected Min Sum Algorithm 会议论文
, Suzhou, China, 2022-4-23
作者:  Sun, Yisong;  Li, Huan;  Zhang, Xinyu;  Guo, Chen;  Liu, Zijun;  Wang, Donglin
Adobe PDF(370Kb)  |  收藏  |  浏览/下载：308/89  |  提交时间：2022/06/14
5G  LDPC decoder  LCC-MS  UCP  
A reconfigurable computing architecture for 5G communication 期刊论文
Journal of Central South University, 2019, 期号: 0, 页码: 0
作者:  GUO Yang;  LIU Zi-Jun;  YANG Lei;  LI Huan;  WANG Dong-Lin
浏览  |  Adobe PDF(913Kb)  |  收藏  |  浏览/下载：491/149  |  提交时间：2019/07/11
5g  Instruction Set  Register File  Code Compression  Throughput  Power Consumption.  
MaPU编程语言及编译器关键技术研究 学位论文
工程硕士, 北京市海淀区中关村东路95号自动化研究所: 中国科学院自动化研究所, 2019
作者:  申俊志
Adobe PDF(4521Kb)  |  收藏  |  浏览/下载：272/1  |  提交时间：2019/06/20
编程语言设计  编译器设计与实现  Vliw  指令调度  
A Bypass-Based Low Latency Network-on-Chip Router 期刊论文
IEICE Electronics Express, 2019, 卷号: 16, 期号: 4, 页码: 1
作者:  Guo Peng;  Qingbin Liu;  Ruizhi Chen;  Lei Yang;  Donglin Wang
浏览  |  Adobe PDF(1881Kb)  |  收藏  |  浏览/下载：326/107  |  提交时间：2019/06/17
Network-on-chip  Router  Bypass  Low Latency  
A Distributed Register File Architecture Based on Dynamic Scheduling for VLIW Machine 会议论文
, 北京, 2018-6
作者:  Yang Guo;  Donglin Wang;  Zijun Liu;  Hongyu Meng
浏览  |  Adobe PDF(203Kb)  |  收藏  |  浏览/下载：350/137  |  提交时间：2019/05/10
A Design Space Exploration Method for on-Chip Memory System Based on Task Scheduling 会议论文
, Beijing,China, 2018,11.23-25
作者:  Hongyu,Meng;  Pengfei.Ding;  Mingxuan.Wang;  Donglin.Wang
浏览  |  Adobe PDF(288Kb)  |  收藏  |  浏览/下载：320/112  |  提交时间：2019/05/06
Design Space Exploration  Multi-core Architecture  Memory System  Task Scheduling  
A high-throughput network on-chip in full-mesh architecture 期刊论文
IEICE ELEX, 2018, 卷号: 15, 期号: 17, 页码: 1-12
作者:  Hongyu,Meng;  Lei,Yang;  Zijun.Liu;  Donglin.Wang
浏览  |  Adobe PDF(2525Kb)  |  收藏  |  浏览/下载：328/113  |  提交时间：2019/05/06
Network On-chip  Full-mesh  High Connectivity  Multi-core  
Advanced Extensible Crossbar Protocol for Connecting Multi-Cores and Shared-Memory on Chip 会议论文
, Beijing,China, 2018,6.15-17
作者:  Hongyu,Meng;  Donglin,Wang;  Zijun,Liu;  Yang,Guo
浏览  |  Adobe PDF(318Kb)  |  收藏  |  浏览/下载：353/120  |  提交时间：2019/05/06
Interconnect  Crossbar  Multi-cores  Shared-memory  
微处理器时钟网络设计的关键技术研究 学位论文
, 北京: 中国科学院大学, 2018
作者:  刘檬
Adobe PDF(20426Kb)  |  收藏  |  浏览/下载：176/13  |  提交时间：2019/01/08
计算机体系结构  集成电路设计  时钟网络  
A Low-Complexity Detection Method Based on Iteration for Massive MIMO Systems 会议论文
, 中国广州, 2017.05.05-2017.05.08
作者:  Li H;  Zhao X;  Guo C;  Wang X
浏览  |  Adobe PDF(396Kb)  |  收藏  |  浏览/下载：371/103  |  提交时间：2018/06/01
Massive Mimo  Signal Detection  Iteration  Matrix Blocking