中文版 | English

在结果中检索

CASIA OpenIR
（本次检索基于用户作品认领结果）

浏览/检索结果: 共17条，第1-10条 帮助

限定条件                        
已选(0)清除 条数/页：   排序方式：
A 5G-Oriented LDPC Encoder Based on Byte-Parallel Configurable Cyclic Shift 会议论文
, Chongqing, China, 2021-6-5
作者:  Sun, Yisong;  Li, Huan;  Guo, Chen;  Wang, Donglin
Adobe PDF(9208Kb)  |  收藏  |  浏览/下载：183/35  |  提交时间：2022/06/14
5G  LDPC encoder  BP-CCS  UCP  
A reconfigurable computing architecture for 5G communication 期刊论文
Journal of Central South University, 2019, 期号: 0, 页码: 0
作者:  GUO Yang;  LIU Zi-Jun;  YANG Lei;  LI Huan;  WANG Dong-Lin
Adobe PDF(913Kb)  |  收藏  |  浏览/下载：437/131  |  提交时间：2019/07/11
5g  Instruction Set  Register File  Code Compression  Throughput  Power Consumption.  
A High-Efficiency FPGA-Based Accelerator for Binarized Neural Network 期刊论文
Journal of Circuits, Systems, and Computers, 2019, 卷号: 28, 期号: 1, 页码: 1
作者:  Guo Peng;  Ma Hong;  Ruizhi Chen;  Donglin Wang
Adobe PDF(1487Kb)  |  收藏  |  浏览/下载：306/135  |  提交时间：2019/06/17
Cnn  Bnn  Fpga  Accelerator  
A bypass-based low latency network-on-chip router 期刊论文
IEICE ELECTRONICS EXPRESS, 2019, 卷号: 16, 期号: 4, 页码: 12
作者:  Guo, Peng;  Liu, Qingbin;  Chen, Ruizhi;  Yang, Lei;  Wang, Donglin
收藏  |  浏览/下载：273/0  |  提交时间：2019/04/23
network-on-chip  router  bypass  low latency  
A Bypass-Based Low Latency Network-on-Chip Router 期刊论文
IEICE Electronics Express, 2019, 卷号: 16, 期号: 4, 页码: 1
作者:  Guo Peng;  Qingbin Liu;  Ruizhi Chen;  Lei Yang;  Donglin Wang
Adobe PDF(1881Kb)  |  收藏  |  浏览/下载：275/93  |  提交时间：2019/06/17
Network-on-chip  Router  Bypass  Low Latency  
A Design Space Exploration Method for on-Chip Memory System Based on Task Scheduling 会议论文
, Beijing,China, 2018,11.23-25
作者:  Hongyu,Meng;  Pengfei.Ding;  Mingxuan.Wang;  Donglin.Wang
浏览  |  Adobe PDF(288Kb)  |  收藏  |  浏览/下载：282/100  |  提交时间：2019/05/06
Design Space Exploration  Multi-core Architecture  Memory System  Task Scheduling  
Low Latency Spiking ConvNets with Restricted Output Training and False Spike Inhibition 会议论文
, 巴西里约热内卢, 2018-7
作者:  Chen RZ(陈睿智);  Ma H(马鸿);  Guo P(郭鹏);  Xie SL(谢少林);  Wang DL(王东琳)
浏览  |  Adobe PDF(11839Kb)  |  收藏  |  浏览/下载：245/83  |  提交时间：2019/05/06
Accelerate Convolutional Neural Network with a customized VLIW DSP 会议论文
, 北京, 2018-10
作者:  Guo Peng;  Ma Hong;  Guo Ruoshan;  Liu Zhuang;  Li Pin;  Wang Donglin
浏览  |  Adobe PDF(1173Kb)  |  收藏  |  浏览/下载：320/122  |  提交时间：2019/06/17
A high-throughput network on-chip in full-mesh architecture 期刊论文
IEICE ELEX, 2018, 卷号: 15, 期号: 17, 页码: 1-12
作者:  Hongyu,Meng;  Lei,Yang;  Zijun.Liu;  Donglin.Wang
浏览  |  Adobe PDF(2525Kb)  |  收藏  |  浏览/下载：287/103  |  提交时间：2019/05/06
Network On-chip  Full-mesh  High Connectivity  Multi-core  
A Distributed Register File Architecture Based on Dynamic Scheduling for VLIW Machine 会议论文
, 北京, 2018-6
作者:  Yang Guo;  Donglin Wang;  Zijun Liu;  Hongyu Meng
浏览  |  Adobe PDF(203Kb)  |  收藏  |  浏览/下载：300/122  |  提交时间：2019/05/10