×
验证码:
换一张
忘记密码?
记住我
切换中国科技网通行证登录
×
切换中国科技网通行证登录
登录
中文版
|
English
中国科学院自动化研究所机构知识库
Knowledge Commons of Institute of Automation,CAS
登录
注册
ALL
ORCID
题名
作者
导师
学科领域
关键词
资助项目
文献类型
出处
会议名称
收录类别
出版者
发表日期
存缴日期
学科门类
学习讨论厅
图片搜索
粘贴图片网址
首页
研究单元&专题
作者
文献类型
知识图谱
新闻&公告
在结果中检索
研究单元&专题
国家专用集成电路设... [14]
作者
王东琳 [14]
刘子君 [14]
谢少林 [7]
郭阳 [6]
张志伟 [4]
杨磊 [3]
更多...
文献类型
会议论文 [8]
专利 [4]
期刊论文 [2]
发表日期
2022 [1]
2019 [1]
2018 [6]
2017 [1]
2016 [1]
2013 [1]
更多...
语种
英语 [8]
出处
JAPANESE J... [1]
Journal of... [1]
http://hpc... [1]
资助项目
收录类别
EI [3]
SCI [2]
ISTP [1]
导师
资助机构
Strategic ... [1]
×
知识图谱
CASIA OpenIR
开始提交
已提交作品
待认领作品
已认领作品
未提交全文
收藏管理
QQ客服
官方微博
反馈留言
(本次检索基于用户作品认领结果)
浏览/检索结果:
共14条,第1-10条
帮助
限定条件
作者:刘子君
第一作者
已选(
0
)
清除
条数/页:
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
排序方式:
请选择
期刊影响因子升序
期刊影响因子降序
WOS被引频次升序
WOS被引频次降序
提交时间升序
提交时间降序
发表日期升序
发表日期降序
作者升序
作者降序
题名升序
题名降序
Parallel LDPC Decoder Based on Low-Complexity Corrected Min Sum Algorithm
会议论文
, Suzhou, China, 2022-4-23
作者:
Sun, Yisong
;
Li, Huan
;
Zhang, Xinyu
;
Guo, Chen
;
Liu, Zijun
;
Wang, Donglin
Adobe PDF(370Kb)
  |  
收藏
  |  
浏览/下载:298/84
  |  
提交时间:2022/06/14
5G
LDPC decoder
LCC-MS
UCP
A reconfigurable computing architecture for 5G communication
期刊论文
Journal of Central South University, 2019, 期号: 0, 页码: 0
作者:
GUO Yang
;
LIU Zi-Jun
;
YANG Lei
;
LI Huan
;
WANG Dong-Lin
浏览
  |  
Adobe PDF(913Kb)
  |  
收藏
  |  
浏览/下载:481/145
  |  
提交时间:2019/07/11
5g
Instruction Set
Register File
Code Compression
Throughput
Power Consumption.
A Distributed Register File Architecture Based on Dynamic Scheduling for VLIW Machine
会议论文
, 北京, 2018-6
作者:
Yang Guo
;
Donglin Wang
;
Zijun Liu
;
Hongyu Meng
浏览
  |  
Adobe PDF(203Kb)
  |  
收藏
  |  
浏览/下载:341/133
  |  
提交时间:2019/05/10
Parallel Polar Encoding in 5G Communication
会议论文
, 巴西纳塔尔, 2018-6
作者:
Yang Guo
;
Shaolin Xie
;
Zijun Liu
;
Lei Yang
;
Donglin Wang
浏览
  |  
Adobe PDF(377Kb)
  |  
收藏
  |  
浏览/下载:368/124
  |  
提交时间:2019/05/10
Traffic-Aware and Memory-Aware Task Scheduling on Multi-Core Chips
会议论文
, Beijing,China, 2018,11.23-25
作者:
Hongyu,Meng
;
Yang,Guo
;
Zijun.Liu
;
Donglin.Wang
浏览
  |  
Adobe PDF(345Kb)
  |  
收藏
  |  
浏览/下载:327/105
  |  
提交时间:2019/05/06
Task Scheduling
Multi-core
Shared Memory
Traffic-aware
Memory-aware
Advanced Extensible Crossbar Protocol for Connecting Multi-Cores and Shared-Memory on Chip
会议论文
, Beijing,China, 2018,6.15-17
作者:
Hongyu,Meng
;
Donglin,Wang
;
Zijun,Liu
;
Yang,Guo
浏览
  |  
Adobe PDF(318Kb)
  |  
收藏
  |  
浏览/下载:344/118
  |  
提交时间:2019/05/06
Interconnect
Crossbar
Multi-cores
Shared-memory
Progress in a novel architecture for high performance processing
期刊论文
JAPANESE JOURNAL OF APPLIED PHYSICS, 2018, 卷号: 57, 期号: 4
作者:
Zhang, Zhiwei
;
Liu, Meng
;
Liu, Zijun
;
Du, Xueliang
;
Xie, Shaolin
;
Ma, Hong
;
Ding, Guangxin
;
Ren, Weili
;
Zhou, Fabiao
;
Sun, Wenqin
;
Wang, Huijuan
;
Wang, Donglin
收藏
  |  
浏览/下载:326/0
  |  
提交时间:2018/10/10
A reconfigurable high-performance multiplier based on multi-granularity design and parallel acceleration
会议论文
, 中国科技会堂, 2017-11
作者:
Feng Jing
;
Zijun Liu
;
Xiaojun Ma
;
Guo Yang
;
Guo Peng
;
Donglin Wang
浏览
  |  
Adobe PDF(576Kb)
  |  
收藏
  |  
浏览/下载:549/214
  |  
提交时间:2018/05/31
Compression
High Speed
Multi-granularity
Parallel
Power Efficient
Reuse
Reconfigurable
A Self-Indexed Register File for Efficient Arithmetical Computing Hardware
会议论文
, UK, 2017-10
作者:
Lei Yang
;
Shaolin Xie
;
Zijun Liu
;
Xueliang Du
;
DongLin Wang
浏览
  |  
Adobe PDF(707Kb)
  |  
收藏
  |  
浏览/下载:343/78
  |  
提交时间:2018/05/07
Register File
Arithmetical Computing
Energy Efficient
MaPU: A Novel Mathematical Computing Architecture
会议论文
http://hpca22.site.ac.upc.edu, Barcelona, Spain, March 12-16 2016
作者:
Donglin Wang
;
Shaolin Xie
;
Zhiwei Zhang
;
Xueliang Du
;
Lei Wang
;
Zijun Liu
;
shaolin.xie@ia.ac.cn
浏览
  |  
Adobe PDF(2051Kb)
  |  
收藏
  |  
浏览/下载:797/202
  |  
提交时间:2016/04/07
Computer Architecture
Vlsi
High Performance Computing